Unite de mesure d'une source a deux voies utilisee pour soumettre a l'essai un dispositif a semi-conducteur

Dual channel source measurement unit for semiconductor device testing

Abstract

La présente invention concerne une unité de mesure d'une source à deux voies qui est utilisée pour soumettre à l'essai de manière fiable des dispositifs électriques et qui applique un stimulus de contrainte de tension à un dispositif soumis à un essai puis surveille la dégradation du dispositif soumis à l'essai provoquée par le simulateur de contrainte. L'unité de mesure d'une source à deux voies découple les parties de contrainte et de surveillance de l'unité de manière à ce que les besoins de chacune des parties puissent être optimisés. Des commutateurs de suppression des pointes de conversion et de dispositifs de fixation du niveau de courant peuvent être incorporés dans l'unité de mesure d'une source à deux voies pour empêcher les pointes de conversion dans le circuit de commutation et pour limiter ou fixer le niveau du flux de courant s'écoulant en direction du moniteur ou des sources de contrainte ou en provenance de ces derniers.
A dual channel source measurement unit for reliability testing of electrical devices provides a voltage stress stimulus to a device under test and monitors degradation to the device under test caused by the stress simulator. The dual channel source measurement unit decouples the stress and monitor portions of the unit so that the requirements of each can be optimized. Deglitching and current clamp switches can be incorporated in the dual channel source measurement unit to prevent glitches in the switching circuitry and to limit or clamp current flow to or from the monitor and stress sources.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (7)

    Publication numberPublication dateAssigneeTitle
    US-5225775-AJuly 06, 1993Advantest CorporationIc testing device for permitting adjustment of timing of a test signal
    US-5386189-AJanuary 31, 1995Mitsubishi Denki Kabushiki KaishaIC measuring method
    US-5794175-AAugust 11, 1998Teradyne, Inc.Low cost, highly parallel memory tester
    US-5880540-AMarch 09, 1999Hewlett-Packard CompanySwitching apparatus with current limiting circuit
    US-6020752-AFebruary 01, 2000Advantest CorporationIC testing device adapted to selectively use I/O common system and I/O split system functions
    US-6943576-B2September 13, 2005Samsung Electronics Co., Ltd.Systems for testing a plurality of circuit devices
    US-6954079-B2October 11, 2005Renesas Technology Corp.Interface circuit coupling semiconductor test apparatus with tested semiconductor device

NO-Patent Citations (1)

    Title
    See also references of EP 1721174A2

Cited By (0)

    Publication numberPublication dateAssigneeTitle